Ημερολόγιο Εκδηλώσεων

ΠΟΛΥΤΕΧΝΕΙΟ ΚΡΗΤΗΣ
Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών
Πρόγραμμα Προπτυχιακών Σπουδών

ΠΑΡΟΥΣΙΑΣΗ ΔΙΠΛΩΜΑΤΙΚΗΣ ΕΡΓΑΣΙΑΣ

Δανάης Μεταξάκη

με θέμα

Σχεδίαση Ενισχυτή Χαμηλού Θορύβου (LNA) για Χιλιοστομετρικές Συχνότητες με Τεχνολογία FDSOI CMOS
Design of a mm-Wave Low Noise Amplifier (LNA) in FDSOI CMOS Technology

Εξεταστική Επιτροπή

Kαθηγητής Ματτίας Μπούχερ (επιβλέπων)
Καθηγητής Κώστας Μπάλας
Δρ. Άγγελος Αντωνόπουλος

Περίληψη

Σε έναν κόσμο όπου η αποδοτική μετάδοση δεδομένων είναι ύψιστης σημασίας, παρουσιάζεται μια όλο ένα και ανερχόμενη τάση για την εξάπλωση της τεχνολογίας 5G, τόσο στις κινητές όσο και στις δορυφορικές επικοινωνίες. Το 5G προσφέρει μια οικονομική, ενεργειακά αποδοτική λύση με ευρεία, παγκόσμια κάλυψη. Η λειτουργία του στο φάσμα υψηλής συχνότητας Ka προσφέρει μεταφορά δεδομένων υψηλής ταχύτητας με χαμηλή απόκριση. Για την ικανοποίηση αυτών των αναγκών, η προηγμένη σχεδίαση RF-στοιχείων υψηλής απόδοσης καθίσταται απαραίτητη. Οι Ενισχυτές Χαμηλού Θορύβου (LNAs) αποτελούν βασικά δομικά στοιχεία στην αλυσίδα του δέκτη, ενισχύοντας σήματα ενώ ταυτόχρονα ελαχιστοποιώντας προστιθέμενο θόρυβο. Επομένως, η σχεδίαση LNA υψηλής απόδοσης που είναι οικονομικοί και προσφέρουν πλεονεκτήματα ολοκλήρωσης συνιστούν στοιχεία ζωτικής σημασίας για την υποστήριξη των τεχνολογικών εξελίξεων. Αυτή η διπλωματική εργασία, επικεντρώνεται στον σχεδιασμό ενός Ενισχυτή Χαμηλού Θορύβου χρησιμοποιώντας την τεχνολογία 22nm FDSOI. H σχεδίαση έχει ως βάση έναν Single Stage Common Source LNA, με Inductive Degeneration, σε συχνότητα λειτουργίας 28GHz. Κατά τη διάρκεια της διαδικασίας, πραγματοποιήθηκε σχεδιασμός του σχηματικού, βελτιστοποίηση, σχεδιασμός της διάταξης και προσομοίωση για την παρουσίαση μιας ολοκληρωμένης σχεδιαστικής διαδικασίας. Kαθ’ολη τη διαδικασία σχεδίασης, το λογισμικό της Cadence, Virtuoso αποτέλεσε το βασικό εργαλείο. H εργασία παρουσίασε σημαντικά αποτελέσματα. Για μια κατανάλωση ισχύος 16.29mW από μια τροφοδοσία 0.8 V, ο LNA επιτυγχάνει NF 1.88 dB, παρέχει peak Gain στα 10.62 dB, επιφάνεια 0.15mm2 και γραμμικότητα -3.6 dBm, αντανακλώντας την αποτελεσματικότητα των σχεδιαστικών στρατηγικών που υιοθετήθηκαν. Το απλοποιημένο μοντέλο ΕΚV και η σχεδιαστική μέθοδος βασιζόμενη στον συντελεστή αναστροφής εφαρμόστηκαν σε αυτή την εργασία με σκοπό την εξαγωγή παραμέτρων και διερεύνηση των trade-offs συγκριτικά με τις μετρήσεις από το σχεδιαστικό κομμάτι της εργασίας που προηγήθηκε, επισημαίνοντας την αποδοτικότητα της χρήσης του συντελεστή αναστροφής για σχεδιασμό αναλογικών κυκλωμάτων σε τεχνολογία FD-SOI.

Abstract 

In today’s data-driven world, where efficient data transmission is paramount, there’s an increasing adoption of 5G technology in both mobile and satellite communications. 5G offers a cost-effective, energy-efficient solution with broad global coverage. Operating in the Ka-band high-frequency spectrum, enables high-speed data transfer with minimal latency. Meeting these demands necessitates advancements in high-performance RF components. Low Noise Amplifiers (LNAs) serve as crucial components in the receiver chain, amplifying signals while minimizing added noise. Hence, designing high-performance LNAs that are cost-effective and offer integration advantages is essential to support technological advancements. This thesis focuses on designing a Low Noise Amplifier using 22nm FD-SOI technology. The design is based on a Single Stage Common Source Amplifier circuit with Inductive Degeneration, operating at a frequency of 28 GHz. Throughout the process, schematic design, optimization, layout design, and simulation are conducted to provide a comprehensive design approach. During the design process, Cadence’s Virtuoso software was utilized as the primary tool. The work resulted in notable outcomes, for a power consumption of 16.29 mW from a 0.8 V supply, the LNA achieves a NF of 1.88 dB, provides peak gain at 10.62 dB, area 0.15 mm2 and linearity of -3.6 dBm, reflecting the efficacy of the implemented design strategies. Τhe simplified EKV model and the design method based on inversion coefficient, were applied in this work to extract parameters and explore trade-offs, comparing them to the design measurements illustrating the efficacy of employing inversion coefficient in analog FD SOI circuit design.

Meeting ID:       990 5335 3579 
Passcode:         698514