BEGIN:VCALENDAR VERSION:2.0 PRODID:-//TUC//Events//EN CALSCALE:GREGORIAN BEGIN:VTIMEZONE TZID:Europe/Athens TZNAME:EEST DTSTART:19700329T030000 RRULE:FREQ=YEARLY;BYDAY=-1SU;BYMONTH=3 BEGIN:STANDARD TZOFFSETFROM:+0200 TZOFFSETTO:+0300 TZNAME:EET DTSTART:19701025T040000 RRULE:FREQ=YEARLY;BYDAY=-1SU;BYMONTH=10 END:STANDARD END:VTIMEZONE BEGIN:VEVENT CREATED:20230609T072928Z LAST-MODIFIED:20230609T072928Z DTSTAMP:20260716T012402Z UID:1784154242@tuc.gr SUMMARY:Παρουσίαση Διπλωματικής Εργασίας κ. Εμμανουήλ Πετράκου - Σχολή ΗΜΜΥ LOCATION: DESCRIPTION:https://www.tuc.gr/el/to-polytechnei o/ilektronikes-ypiresies/imerologio/ imerologio-ekdiloseon-1?tx_tucevents 2_tuceventsdisplay%5Baction%5D=show& tx_tucevents2_tuceventsdisplay%5Bcon troller%5D=Event&tx_tucevents2_tucev entsdisplay%5Bevent%5D=6235&cHash=0c e814ab2bc8a002fe5141432d523c00\nΠΟΛΥ ΤΕΧΝΕΙΟ ΚΡΗΤΗΣ\n Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών\ n Πρόγραμμα Προπτυχιακών Σπουδών\n Π ΑΡΟΥΣΙΑΣΗ ΔΙΠΛΩΜΑΤΙΚΗΣ ΕΡΓΑΣΙΑΣ\n Εμ μανουήλ Πετράκου\n με θέμα\n Αρχιτεκ τονική Συστημάτων βασισμένων σε Αναδ ιατασσόμενη Λογική (FPGA) για Επιτάχ υνση Συνεργατικής Μάθησης\n Reconfig urable Logic (FPGA)-based System Arc hitecture for the Acceleration of Fe derated Learning in Neural Networks\ n Εξεταστική Επιτροπή\n Καθηγητής Απ όστολος Δόλλας (επιβλέπων)\n Καθηγητ ής Μιχαήλ Λαγουδάκης \n Επίκουρος Κα θηγητής Γρηγόριος Τσαγκατάκης (Τμήμα Επιστήμης Υπολογιστών, Πανεπιστήμιο Κρήτης)\n Περίληψη\n Το Federated L earning (FL) είναι μια αποκεντρωμένη μέθοδος εκπαίδευσης για εφαρμογές Μ ηχανικής Μάθησης, που μπορεί να εκμε ταλλευτεί δεδομένα τα οποία είναι μη προσβάσιμα από συμβατικές κεντροποι ημένες μεθόδους, λόγω ανησυχιών περί προσωπικού απορρήτου και κυβερνοασφ άλειας.  ́Ερευνες έχουν βελτιώσει κα ι αξιολογήσει τις περισσότερες όψεις του, αλλά λίγες από αυτές λαμβάνουν υπόψιν\n το υποκείμενο υλικό, όπου υλοποιείται η εκπαίδευση.\n Αυτή η ε ργασία αποδεικνύει ότι, στο on-edge FL, οι εργάτες μπορούν να χρησιμοποι ήσουν αποτελεσματικά FPGAs για να επ ειταχύνουν την τοπική εκπαίδευση και την συνολική FL διαδικασία. Καταρχά ς, υλοποιήθηκε ένα FL σύστημα, ανεξά ρτητο της υποκείμενης μεθόδου εκπαίδ ευσης και της υλοποίησης της. Μέσω α υτού,\n έγινε εις βάθος ανάλυση των επιδράσεων κάθε παραμέτρου του FL. Σ ύμφωνα με τα ευρήματα της, υλοποιήθη κε ένα Συνελυκτικό Νευρωνικό Δίκτυο σε FPGA, βελτιστοποιημένο για τον χώ ρο παραμέτρων όπου το FL είναι πιο α ποτελεσματικό, και συνδέθηκε στο FL σύστημα.\n Μέσω μετρήσεων σε πραγματ ικό υλικό, η υλοποίηση βασισμένη σε FPGA εμφανίζει μια μέτρια επιτάχυνση στην τοπική εκπαίδευση (1.27-1.44×) και στην συνολική FL διαδικασία σε σύγκριση με αντίστοιχη υλοποίηση βασ ισμένη σε GPU, εν συναρτήσει της δια σποράς των δεδομένων. Πιο εντυπωσιακ ά, καταναλώνει (16, 35 − 18, 18×) λι γότερη ενέργεια. Τοιουτοτρόπως, η πα ρούσα εργασία παρέχει παραπάνω από μ ια μελέτη σκοπιμότητας συνδυασμού FL & FPGAs, και μπορεί να χρησιμοπ οιηθεί ως αφετηρία για μελλοντικές ε ργασίες ή ως μέτρο σύγκρισης.\n Abst ract\n Federated Learning (FL) is a decentralized training method for Ma chine Learning applications which ca n exploit data that are inaccessible to conventional centralized approac hes, due to privacy and security con cerns. FL literature has refined and evaluated most of its aspects, but generally few works have taken in co nsideration the underlying hardware, where the training actually take pl ace.\n This thesis demonstrates that , in the on-edge FL setting, the cli ents can effectively utilize FPGAs t o accelerate their local training an d the overall FL process. First of a ll, an FL system, agnostic of the un derlying training method and its imp lementation, is developed. With that , an in-depth analysis of the effect s of each FL parameter is conducted. According to its findings, an FPGA- based implementation of a Convolutio nal Neural Network (CNN), optimized for the parameter space where the FL is most efficient, is developed and incorporated to the FL system.\n Th rough actual runs on real hardware, the FPGA-based solution presents a m odest speedup of the local training (1.27-1.44×) and the overall FL proc ess (1.08-1.20×) in comparison to a GPU-based one, depending on data dis tribution. More impressively, it con sumes (16.35 − 18.18×) less energy. Thus, this thesis provides more than a feasibility study of combining FL and FPGAs, and it can be used as a starting point for future works or a s a benchmarking reference.\n STATUS:CONFIRMED ORGANIZER;RSVP=FALSE;CN=TUC;CUTYPE=TUC:mailto:webmaster@tuc.gr DTSTART:20230613T110000 DTEND:20230613T120000 TRANSP:OPAQUE CLASS:DEFAULT END:VEVENT END:VCALENDAR