BEGIN:VCALENDAR VERSION:2.0 PRODID:-//TUC//Events//EN CALSCALE:GREGORIAN BEGIN:VTIMEZONE TZID:Europe/Athens TZNAME:EEST DTSTART:19700329T030000 RRULE:FREQ=YEARLY;BYDAY=-1SU;BYMONTH=3 BEGIN:STANDARD TZOFFSETFROM:+0200 TZOFFSETTO:+0300 TZNAME:EET DTSTART:19701025T040000 RRULE:FREQ=YEARLY;BYDAY=-1SU;BYMONTH=10 END:STANDARD END:VTIMEZONE BEGIN:VEVENT CREATED:20260225T150039Z LAST-MODIFIED:20260225T150039Z DTSTAMP:20261014T035900Z UID:1791939540@tuc.gr SUMMARY:Παρουσίαση Διπλωματικής Εργασίας κας Αναστασίας Κιάφα - Σχολή ΗΜΜΥ LOCATION: DESCRIPTION:https://www.tuc.gr/el/to-polytechnei o/ilektronikes-ypiresies/imerologio/ imerologio-ekdiloseon-1?tx_tucevents 2_tuceventsdisplay%5Baction%5D=show& tx_tucevents2_tuceventsdisplay%5Bcon troller%5D=Event&tx_tucevents2_tucev entsdisplay%5Bevent%5D=8335&cHash=70 e3d2ed680bdf344e8349bed0b7af59\nΠΟΛΥ ΤΕΧΝΕΙΟ ΚΡΗΤΗΣ\n Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών\ n Πρόγραμμα Προπτυχιακών Σπουδών\n Π ΑΡΟΥΣΙΑΣΗ ΔΙΠΛΩΜΑΤΙΚΗΣ ΕΡΓΑΣΙΑΣ\n Αν αστασίας Κιάφα\n με θέμα\n Δυναμικά Αναδιατασσόμενες Λειτουργίες Περιβάλ λοντος Διαπιστευμένης Εκτέλεσης σε Α ρχιτεκτονικά Συστήματα RISC-V\n Dyna mically Reconfigurable TEE primitive s in RISC-V SoC\n Εξεταστική Επιτροπ ή\n Καθηγητής Σωτήριος Ιωαννίδης (επ ιβλέπων)\n Αναπληρωτής Καθηγητής Βασ ίλειος Σαμολαδάς\n Δόκτωρ Γεώργιος Χ ρήστου\n Περίληψη\n Τα Περιβάλλοντα Διαπιστευμένης Λειτουργίας (TEE) προ σφέρουν την δυνατότητα απομόνωσης με χρήση hardware, στοχεύοντας στη προ στασία ευαίσθητων προγραμμάτων και δ εδομένων από πιθανές διακινδυνεύσεις του λογισμικού περιλαμβανομένου του λειτουργικού συστήματος. Τα σύγχρον α TEE παρουσιάζουν συγκεκριμένες λει τουργίες ασφάλειας όπως η απομόνωση της μνήμης, attestation , ασφαλή I/O , κρυπτογραφικούς επιταχυντές, ώστε να ορίσουν και να εφαρμόσουν σαφή όρ ια μεταξύ των έμπιστων και μη δομικώ ν στοιχείων του συστήματος. Ωστόσο, αυτή η προσέγγιση δεν καλύπτει επαρκ ώς τις ανάγκες για προσαρμοστικότητα που απαιτείται με την εξέλιξη των α πειλών και των εφαρμογών. Απαντώντας σε αυτό το επιχείρημα η παρακάτω δι πλωματική εργασία προτείνει μια δυνα μικά αναδιατασσόμενη αρχιτεκτονική π ου υλοποιεί λειτουργίες TEE σε αρχιτ εκτονικά συστήματα RISC − V, χρησιμο ποιώντας Field Programmable Gate Arr ays (FPGA) προσφέροντας ευέλικτες λύ σεις που μπορούν να προσαρμοστούν στ ις εξελισσόμενες απαιτήσεις. Το σύστ ημα χρησιμοποιεί την υλοποίηση της α ρχιτεκτονικής RISC−V του Tarassov στ οχεύοντας στη δημιουργία ενός integr ity monitor που πιστοποιεί το εκτελο ύμενο πρόγραμμα μέσω του hash του .t ext κομματιού του. Για την δημιουργί α του hash τροποποιήθηκε ένα έτοιμο SHA256 cryptographic core, τοποθετημ ένο στην επαναπρογραμματιζόμενη περι οχή της FPGA και συνδέθηκε με Direct Memory Access (DMA) controller που βρίσκεται στην στατική περιοχή της. Ο DMA εκτελεί μεταφορές δεδομένων απ ό τη μνήμη του συστήματος στον core χωρίς την εμπλοκή του επεξεργαστή, μ ε ένα user − space interface το οποί ο ρυθμίζει τον DMA και τον cryptogra phic core χρησιμοποιώντας memory −ma pped registers. Ακόμη, αναπτύχθηκε έ να βοηθητικό πρόγραμμα για τον εντοπ ισμό του .text segment στη physical memory. Αυτή η υλοποίηση συνεισφέρει στη μεθοδολογία για τη δημιουργία ε υέλικτων, με χρήση hardware TEE σε α ρχιτεκτονικά συστήματα RISC −V. Μετρ ήσαμε την απόδοση του integrity prim itive και παρατηρήσαμε ότι ο DMA con troller μεταφέρει αποτελεσματικά δεδ ομένα στο SHA256 core με χρόνους μετ αφοράς δεδομένων οι οποίοι αυξάνοντα ι γραμμικά από 6ms σε 16ms με την αύ ξηση των δεδομένων από 4ΚΒ σε 16ΚΒ, και με χρόνους hashing να παραμένουν σταθεροί σε 1ms. Το σύστημα λειτουρ γεί όπως αναμενόταν, επικυρώνοντας τ ον σχεδιασμό μας.\n Abstract \n Trus ted Execution Environments (TEEs) pr ovide the ability for hardware-enfor ced isolation, enabling the protecti on of sensitive code and data agains t a potential compromise of system s oftware including the operating syst em. Modern TEE implementations offer a single set of primitives e.g., me mory isolation, attestation, secure I/O, cryptographic accelerators, to define and enforce trust boundaries between trusted and untrusted system components. However, static securit y hardware is insufficient to addres s the need for adaptability required by constant evolving threats and di verse application needs. To address this, the present thesis introduces a dynamically reconfigurable archite cture for implementing TEE primitive s on RISC-V System-on-Chip (SoC) pla tforms, utilizing FPGA technology of fering flexible security options tha t can adapt to changing demands. The proposed system is based on Tarasso v's RISC-V project. The architecture is aimed to perform as an integrity monitor, verifying application code by computing and checking the hash of the .text segment. A pre-existing SHA256 cryptographic core, altered for integration with a Direct Memory Access (DMA) controller located in the static region, is employed in th e reconfigurable region for hashing operations. The DMA engine performs data transfers from system memory to the cryptographic core without the processor intervention. Additionally , a user-space interface was develop ed to configure both the DMA and the cryptographic core through memory-m apped registers. A helper tool was a lso implemented  to retrieve the phy sical memory addresses of executing program segments. This work contribu tes to the methodology for developin g flexible reconfigurable, hardware- assisted TEEs on open RISC-V platfor ms. We measured our integrity primit ive and observed that the DMA effect ively transfers data to the SHA256 c ore with transfer times that increas ed linearly from 6ms to 16ms with da ta sizes of 4KB to 16KB, and the SHA 256 hardware accelerator consistentl y performed at a stable latency of 1 ms. The system responds consistently and as predicted, validating the im plementation of our AXI DMA architec ture for memory-mapped cryptographic acceleration.\n STATUS:CONFIRMED ORGANIZER;RSVP=FALSE;CN=TUC;CUTYPE=TUC:mailto:webmaster@tuc.gr DTSTART:20260227T170000 DTEND:20260227T180000 TRANSP:OPAQUE CLASS:DEFAULT END:VEVENT END:VCALENDAR